韓美聯合科研組 成功研發3D集成電路技術
韓國媒體稱，韓美兩國聯合科研組成功開發了將半導體電路堆疊使半導體集成度得到提高，且減少批量生產成本的三維集成電路（3D-IC）商用化技術。
納米綜合Fab中心、美國風險企業BeSang和斯坦福納米Fab（SNF）11日下午在首爾洲際大酒店召開記者會表示，通過三維單一芯片集成電路，開發了可代替互補性氧化金屬半導體（CMOS）技術的3D-IC商用化技術。
在平面硅板形成電路的二維半導體，因小型化所致的成本上升及技術問題等，無法進一步實現小型化，因此半導體業界一直在研究三維半導體技術。
但三維半導體制造技術，需要高溫制造環境，且半導體層之間易出現缺陷，因此至今未能實現商用化。
但韓美研究組以180納米技術和8英寸硅半導體晶片，在400攝氏度以下低溫環境形成了三維集成電路。
研究組當天公開了利用新技術在180納米級8英寸硅晶片堆疊1.28億個立式半導體器件（兩層）的三位集成電路。
納米綜合Fab中心表示：“3D-IC技術形成立式半導體電路，這不僅提高單位面積上的集成度，還進行了堆疊，使集成度達到普通半導體的數十倍。”
該中心還表示：“此項技術將徹底改變截至目前的二維半導體集成電路生產體系，它不僅能夠顯著降低半導體生產成本，還將影響未來的幾代技術。”
納米綜合Fab中心、美國風險企業BeSang和斯坦福納米Fab（SNF）11日下午在首爾洲際大酒店召開記者會表示，通過三維單一芯片集成電路，開發了可代替互補性氧化金屬半導體（CMOS）技術的3D-IC商用化技術。
在平面硅板形成電路的二維半導體，因小型化所致的成本上升及技術問題等，無法進一步實現小型化，因此半導體業界一直在研究三維半導體技術。
但三維半導體制造技術，需要高溫制造環境，且半導體層之間易出現缺陷，因此至今未能實現商用化。
但韓美研究組以180納米技術和8英寸硅半導體晶片，在400攝氏度以下低溫環境形成了三維集成電路。
研究組當天公開了利用新技術在180納米級8英寸硅晶片堆疊1.28億個立式半導體器件（兩層）的三位集成電路。
納米綜合Fab中心表示：“3D-IC技術形成立式半導體電路，這不僅提高單位面積上的集成度，還進行了堆疊，使集成度達到普通半導體的數十倍。”
該中心還表示：“此項技術將徹底改變截至目前的二維半導體集成電路生產體系，它不僅能夠顯著降低半導體生產成本，還將影響未來的幾代技術。”
文章版權歸西部工控xbgk所有，未經許可不得轉載。
服務咨詢