迎接納米級IC設計挑戰(zhàn) DFM應成為普及化概念
有鑒于半導體產(chǎn)業(yè)正試圖解決可制造性設計(DFM)問題，參與月前在美國舉行之SemiconWest展會上的一場小組座談的EDA產(chǎn)業(yè)專家表示，可以從可測試性設計(design-for-test，DFT)的技術發(fā)展歷程中取經(jīng)。
該場小組座談會的主持人、市場研究公司GarySmithEDA總裁GarySmith表示：「真正的DFM是個大問號，如果它跟隨DFT的腳步，得花上幾年時間才能在設計社群中扎根。」他指出，半導體公司基本上是把DFT強迫推銷給設計工程師，而且工程師們花了幾年時間才接受它；現(xiàn)在半導體制造商也需要強迫設計和制程工程師采用各種DFM工具和方法。
由Si2組織所組成的一個新聯(lián)盟目前正式定義DFM為「design-for-manufacturability」，而非「design-for-manufacturing」。IBM的著名工程師LarsLiebman是Si2標準努力的積極分子，他表示，該定義更為精確地反映了「設計需要讓正確的“訣竅(hook)”被無瑕疵地制造出來」的理念。
Smith認為，為了最大化組件的良率，有必要掌握整個供應鏈的環(huán)境：「如果你不了解整個半導體產(chǎn)業(yè)基礎架構，不是無法推出適合市場口味的的產(chǎn)品，就是不能解決各種問題。
CakeTechnology總裁兼執(zhí)行長RichardTobias則表示，對無晶圓廠設計公司來說：「在過去，要從各個晶圓代工廠取得DFM資料可是很麻煩的事情。」他指出，產(chǎn)業(yè)界在130奈米節(jié)點面臨不少訊號完整性的問題，不過在90與65奈米節(jié)點，透過一些工具流程的協(xié)助，該議題就非常容易厘清，他建議應繼續(xù)將DFM的概念帶到45nm及更精細的制程。
ClearShapeTechnologies的行銷與業(yè)務發(fā)展副總裁NitinDeo表示，設計業(yè)者必須因應許多變量，例如當設計概念與實際硅芯片生產(chǎn)結(jié)果不符，或是遇到投片失敗、良率等問題。因此他認為晶圓代工廠必須告訴設計業(yè)者如何達成可制造性設計，尤其在45奈米節(jié)點，晶圓廠應該提供以模型為基礎的分析，以取代設計規(guī)則檢查。
該場小組座談會的主持人、市場研究公司GarySmithEDA總裁GarySmith表示：「真正的DFM是個大問號，如果它跟隨DFT的腳步，得花上幾年時間才能在設計社群中扎根。」他指出，半導體公司基本上是把DFT強迫推銷給設計工程師，而且工程師們花了幾年時間才接受它；現(xiàn)在半導體制造商也需要強迫設計和制程工程師采用各種DFM工具和方法。
由Si2組織所組成的一個新聯(lián)盟目前正式定義DFM為「design-for-manufacturability」，而非「design-for-manufacturing」。IBM的著名工程師LarsLiebman是Si2標準努力的積極分子，他表示，該定義更為精確地反映了「設計需要讓正確的“訣竅(hook)”被無瑕疵地制造出來」的理念。
Smith認為，為了最大化組件的良率，有必要掌握整個供應鏈的環(huán)境：「如果你不了解整個半導體產(chǎn)業(yè)基礎架構，不是無法推出適合市場口味的的產(chǎn)品，就是不能解決各種問題。
CakeTechnology總裁兼執(zhí)行長RichardTobias則表示，對無晶圓廠設計公司來說：「在過去，要從各個晶圓代工廠取得DFM資料可是很麻煩的事情。」他指出，產(chǎn)業(yè)界在130奈米節(jié)點面臨不少訊號完整性的問題，不過在90與65奈米節(jié)點，透過一些工具流程的協(xié)助，該議題就非常容易厘清，他建議應繼續(xù)將DFM的概念帶到45nm及更精細的制程。
ClearShapeTechnologies的行銷與業(yè)務發(fā)展副總裁NitinDeo表示，設計業(yè)者必須因應許多變量，例如當設計概念與實際硅芯片生產(chǎn)結(jié)果不符，或是遇到投片失敗、良率等問題。因此他認為晶圓代工廠必須告訴設計業(yè)者如何達成可制造性設計，尤其在45奈米節(jié)點，晶圓廠應該提供以模型為基礎的分析，以取代設計規(guī)則檢查。
文章版權歸西部工控xbgk所有，未經(jīng)許可不得轉(zhuǎn)載。
服務咨詢