1引言

　　近年來，隨著電力電子器件的不斷發展，高壓靜止型動態無功補償裝置(SVC)的應用也越來越多，特別是在冶金、采礦和電氣化鐵路等重要場合中，TCR裝置都扮演著重要角色。而對于高壓無功補償控制器的控制過程來說，快速實時地進行數據處理是非常重要的，需要將現場不斷變化的數據在最短的時間內傳送給控制器，由控制器進行相應處理，最終完成對整個系統的控制。以往的高壓無功補償設備中一般采用一片DSP加上存儲器、模/數轉換單元和外設接口來構成一個完整的控制系統，但這種方案要達到高速實時控制是不可行的。因為一個實時控制系統一般需要完成數據采集、模/數轉換、分析計算、數/模轉換、實時過程控制以及人機接口、與外部系統的通信等任務，單靠一片DSP來完成這些工作勢必會大大延長系統對控制對象的控制周期，降低了控制精度，從而影響整個系統的性能。而采用雙CPU的方式可以解決這一問題，即由兩個CPU構成一個主從式系統完成相應功能。主從式系統設計的關鍵是主CPU與從CPU之間實現高速數據通信。一般來說，主從機之間的數據通信主要有串行、并行、DMA及雙口RAM四種方式。綜合各種通信方式的優缺點，考慮到TCR系統實時性高、控制精度高的特點，以雙口RAM器件CY7C133作為共享存儲器，完成了TCR數據通信系統設計，實現了TCR系統主從CPU之間的高速數據通信。

　　2TCR數據通信系統組成結構

　　TCR數據通信系統組成框圖如圖1所示。系統選用TI公司DSP芯片TMS320F2812和INTEL公司16位單片機80C196作為控制系統的CPU。兩個CPU之間通過雙口RAMCY7C133完成數據交換。

　　TCR數據通信系統主要功能是接收CPU（INTEL80C196）寫入雙口RAM的控制命令和設定參數，并將這些命令和參數傳送給DSP，而當DSP接到這些指令后或設定數據范圍或做出相應的控制策略，并控制系統做出相應的調整，待系統穩定后，DSP再將系統的一些重要的實時數據寫入雙口RAM中，由CPU取出。CPU可以將雙口RAM中的數據傳送到上位計算機中作實時監測處理。采用雙口RAM是解決CPU之間的數據共享的有效辦法。與傳統串行通信相比，采用雙口RAM不僅數據傳輸速度高，而且抗干擾性能好。

　　本系統所用DSP芯片是TI公司新一代芯片TMS320F2812，其數據總線寬度為32位，地址總線寬度為24位，速度躍升到150M，芯片內置18K×16位SRAM，128K×16位FLASH，4K×16位BootROM，1K×16位OTPROM，還具有2×8通道、12-位、80ns轉換時間、0～3V量程的ADC，CAN總線收發器及12路PWM輸出等豐富的外設。另一CPU電路為INTEL80C196，是INTEL公司的一款16位單片機，內部帶有一個8通道的10位高速A/D轉換器，并具有PWM輸出，是一款高性能單片機。而雙口RAM采用的是CYPRESS公司研制的CY7C133，該芯片是高速2K×16CMOS雙端口靜態RAM，具有兩套相互獨立、完全對稱的地址總線、數據總線和控制總線，采用68腳PLCC封裝形式，最大訪問時間可以為25/35/55ns。CY7C133允許兩個CPU同時讀取任何存儲單元（包括同時讀同一地址單元），但不允許同時寫或一讀一寫同一地址單元，否則就會發生錯誤。雙口RAM中引入了仲裁邏輯（忙邏輯）電路來解決這個問題：當左右兩端口同時寫入或一讀一寫同一地址單元時，先穩定的地址端口通過仲裁邏輯電路優先讀寫，同時內部電路使另一個端口的信號有效，并在內部禁止對方訪問，直到本端口操作結束。由于TMS320F2812的數據線寬度為32位，而CY7C133的數據位寬為16位，因此采用將TMS320F2812數據總線的低16位與雙口RAM的數據總線相連。

圖1TCR數據通信系統組成框圖

　　3TCR數據通信系統設計

　　3.1TCR數據通信系統工作過程

　　首先CPU將數據發送到雙口RAM的數據總線上，若此時DSP沒有向雙口RAM中的同一單元寫入數據，則CPU的數據可以寫入雙口RAM中，而此時DSP若從該單元讀取數據，就可將這些數據取出，進行相應的處理，待系統響應這些處理并調整輸出后，DSP得到系統最新的實時數據并將其送到雙口RAM的數據總線上，若此時CPU沒有對雙口RAM進行寫操作，DSP的數據就可以寫入雙口RAM中，同樣，CPU可以隨即對該數據進行讀取，并將這些數據用于實時監測顯示。

　　3.2TCR數據通信系統硬件設計

　　圖2是TCR數據通信系統電路連接圖。由于雙口RAM（CY7C133）的內部結構是雙端口存儲陣列，左右兩個端口可以共用該存儲陣列，并且擁有各自的控制線，在單獨存取數據時，和普通的RAM相同。同時讀取不同存儲空間的數據和同時讀取相同數據空間的數據時，DSP端和CPU端可以同時進行。即CPU對雙口RAM進行讀數據時，先將CPU端的片選信號/CER置為有效電平，再將雙口RAM的讀使能信號/OER變為低電平，然后向A0R—A10R地址總線發送相應的地址，則存儲在雙口RAM中該地址處的16位數據同時被讀出，并通過D0R—D15R數據總線送入到80C196中；當CPU對雙口RAM進行寫操作時，也需將CPU端的片選信號/CER置為有效電平，然后將雙口RAM的控制信號/OER變為高電平，最后通過D0R—D15R數據總線將數據送入到A0R—A10R地址總線所對應的地址中去。當DSP對雙口RAM進行讀數據時，方法與上面所述的方式一致，只不過DSP端的片選信號變為/CEL，控制信號變為/OEL，地址線變為A0—A10，數據線變為D0—D15。然而若同時對相同的數據空間做寫操作，或一端口對一數據空間作讀操作的同時另一端口對該數據空間作寫操作，CPU端口與DSP端口將發生沖突。這時CY7C133通過BUSY管腳來處理這兩種情況。當CPU端口與DSP端口對不同存儲空間進行讀寫操作時，可同時存取。此時，CPU端口與DSP端口的BUSY信號同時置高。若對同一存儲空間同時進行存儲操作時，哪一端的存儲請求信號先出現，則該端的BUSY信號置高，允許存儲。哪一端的存儲信號出現在后，則這一端BUSY信號置低，禁止存儲。值得注意的是，左右兩端存取請求信號出現的時間差必須大于5ns，不然仲裁邏輯無法判斷哪一邊的存取請求信號出現在前。如果出現兩端存取請求信號出現的時間差小于5ns的情況，仲裁邏輯將一邊的BUSY信號置高，將另一邊的BUSY信號置低，從而保證兩個端口一個執行數據存儲，另一端口進行數據讀取，避免了沖突。

圖2TCR數據通信系統電路連接圖

　　3.3TCR數據通信系統軟件設計

　　雙口RAM必須采用一定的機制來協調CPU端與DSP端對它的讀寫操作，否則會出現讀寫數據的錯誤。在這里可以把雙口RAM的存儲空間分為奇、偶地址兩個空間。其中，奇地址空間專供80C196寫，偶地址空間專供80C196讀。那么我們只需對TMS320F2812的軟件作相應處理即可，也就是說，TMS320F2812對雙口RAM的奇地址空間只讀，對偶地址空間只寫。這樣就避免了TMS320F2812和80C196對雙口RAM同一地址單元的寫入操作。另外，在對雙口RAM進行訪問之前，CPU或DSP首先對本端的/BUSY信號進行查詢，只有本端/BUSY信號無效時才進行讀寫操作，進一步保證了數據讀寫的可靠性。

　　4結束語

　　本文介紹一種應用于TCR裝置中的高速數據通信系統，該系統解決了以往數據通信裝置數據傳輸時間長、處理速度慢、結構復雜、影響整個系統的性能等難題。為CPU端與DSP端實現高速通信提供了一種實用、高效的系統設計方法。該方法不僅簡化了系統的硬件配置和軟件編程，而且使系統具有較高的通信速度，保證了系統的實時性與可靠性。此外，系統中所設計的CPU/DSP與雙口RAM之間的接口電路，邏輯控制簡單實用，對其它應用系統具有較好的可移植性。