集成運放參數(shù)測試儀[2005年電子大賽一等獎]

摘要：本系統(tǒng)參照片上系統(tǒng)的設(shè)計架構(gòu)、采用FPGA與SPCE061A相結(jié)合的方法，以SPCE061A單片機為進(jìn)程控制和任務(wù)調(diào)度核心；FPGA做為外圍擴展，內(nèi)部自建系統(tǒng)總線，地址譯碼采用全譯碼方式。FPGA內(nèi)部建有DDS控制器，單片機通過系統(tǒng)總線向規(guī)定的存儲單元中送入正弦表；然后DDS控制器以設(shè)定的頻率，自動循環(huán)掃描，生成高精度，高穩(wěn)定的5Hz基準(zhǔn)測量信號。掃頻信號通過對30MHz的FPGA系統(tǒng)時鐘進(jìn)行分頻和外部鎖相環(huán)（FPGA采用FLEX10K10無內(nèi)部鎖相環(huán)）倍頻，產(chǎn)生高頻率穩(wěn)定度、幅值穩(wěn)定度的掃頻信號。放大器參數(shù)測量參照GB3442-82標(biāo)準(zhǔn)，低頻信號幅度的測量采取AD高速采樣，然后進(jìn)行數(shù)字處理的方法；高頻信號的幅度直接采用集成有效值轉(zhuǎn)換芯片測得。A/D轉(zhuǎn)換采用SPCE061A內(nèi)部自帶的10位AD。SPCE061A主要實現(xiàn)用戶接口界面（鍵盤掃描、液晶顯示、數(shù)據(jù)打印以及其他服務(wù)進(jìn)程的調(diào)度）、AD轉(zhuǎn)換以及測量參數(shù)（Vio Iio Kcmr Avd BWG Tr）計算、與上位機通信等方面的功能。上位機主要實現(xiàn)向下位機發(fā)送測量指令、與下位機交換測量數(shù)據(jù)、以及數(shù)據(jù)的存儲、回放、統(tǒng)計。
關(guān)鍵詞： 參數(shù)測量 運算放大器 DDS FPGA SPCE061A 數(shù)字信號處理

一、方案比較設(shè)計與論證
（一）測量電路模塊
1、測試信號源部分
　　方案一：利用傳統(tǒng)的模擬分立元件或單片壓控函數(shù)發(fā)生器MAX038，可產(chǎn)生三角波、方波、正弦波，通過調(diào)整外圍元件可以改變輸出頻率、幅度，但采用模擬器件由于元件分散性太大，即使用單片函數(shù)發(fā)生器，參數(shù)也與外部元件有關(guān)，外接電阻電容對參數(shù)影響很大，因而產(chǎn)生的頻率穩(wěn)定度較差、精度低、抗干擾能力差、成本也較高。
　　方案二：采用鎖相式頻率合成方案。鎖相式頻率合成是將一個高穩(wěn)定度和高精度的標(biāo)準(zhǔn)頻率經(jīng)過運算，產(chǎn)生同樣穩(wěn)定度和精確度的大量離散頻率的技術(shù)，他在一定程度上滿足了既要頻率穩(wěn)定精確，又要在大范圍內(nèi)變化的矛盾。但其波形幅度穩(wěn)定度較差，在低頻內(nèi)波形不理想。
　　方案三：采用DDS技術(shù)。DDS以Nyquist時域采樣定理為基礎(chǔ)，在時域內(nèi)進(jìn)行頻率合成，其相位、幅度都可以實現(xiàn)程控，而且用FPGA來實現(xiàn)非常簡單。
　　在這里我們只需要一個5Hz的單一穩(wěn)定頻率，要求其頻率，幅度穩(wěn)定。綜合考慮，我們采用方案三，實現(xiàn)了高精度，高穩(wěn)定度的5Hz測試信號源。
2、主測試電路
　　方案一：將測試放大器參數(shù)的實現(xiàn)分成4個電路檢測。該方案實現(xiàn)各個參數(shù)的測量比較好，且有利于各個參數(shù)調(diào)試。但是對于要實現(xiàn)智能測試該方案較復(fù)雜，在電路中所用的繼電器太多，很容易引起電磁干擾，不利于系統(tǒng)的整體性能提高，且不能實現(xiàn)電路的智能測試。
　　方案二：采用一級運放。該電路經(jīng)過仔細(xì)的分析會發(fā)現(xiàn)它設(shè)計的非常的巧妙調(diào)試也很方便，不會產(chǎn)生自激、飽和等情況。缺點就是對與精度較高的運算放大器該方案實現(xiàn)不了。
　　方案三：采用試題中所給的電路。這是一個二級的電路，測試精度非常的高。但在調(diào)試中我們發(fā)現(xiàn)它很容易出現(xiàn)自激，為了使整個電路保持穩(wěn)定，我們采取了一系列的穩(wěn)定措施，如采用雕刻機雕刻線路，并實現(xiàn)大面積的接地，輔助運放加入補償矯正網(wǎng)絡(luò)等。
　　綜合上述，為了實現(xiàn)自動測量，保證測試有更高的精度，采用方案三。
3、信號放大電路
　　方案一：采用普通的運算放大器放大電路。運算放大器放大電路成熟可靠，選用不同的運算放大器，能夠?qū)Ω鞣N信號進(jìn)行很好放大。但其放大值固定，不能動態(tài)調(diào)整，不便于處理大范圍變化信號。
　　方案二：采用程控可增益放大器。程控可增益放大器可用單片機方便的進(jìn)行增益設(shè)定，十分有利于處理大動態(tài)范圍信號。
　　由于測量信號動態(tài)范圍大，要有效的采樣處理，就要求放大器增益可動態(tài)調(diào)整，由此我們選用方案二，采用可編程增益放大器AD625和數(shù)字電位器AD737組成程控增益放大器，實現(xiàn)對測量信號的有效放大。
4、濾波電路
　　方案一：采用二階切比雪夫低通濾波器或二階巴特沃斯低通濾波器。切比雪夫 濾波器的幅度響應(yīng)在通帶內(nèi)是在兩值之間波動，在通帶內(nèi)波動的次數(shù)取決于濾波器的階數(shù)。理想的在靠近截止頻率的范圍內(nèi)比巴特沃斯有更接近矩形的頻率響應(yīng)。但這一點是一在頻帶內(nèi)允許波動為代價的。巴特沃斯低通濾波器幅頻響應(yīng)是單調(diào)下降的，其N階低通濾波器的前（2N-1）階導(dǎo)數(shù)在頻率為零處始終為零，故又稱為最大平坦幅度濾波器。
　　方案二：采用數(shù)字濾波。數(shù)字濾波有極大的靈活性，可以在不增加任何硬件成本的基礎(chǔ)上對信號進(jìn)行有效的濾波，而且可以實現(xiàn)模擬器件難以實現(xiàn)的高階濾波。但要進(jìn)行高效率的濾波，對AD采樣要求有較高的采樣速率和時實性，對單片機要求有較高的數(shù)據(jù)運算速度。
　　方案三：采用模擬濾波器加數(shù)字濾波。先用模擬濾波器對信號進(jìn)行簡單的濾波處理，然后AD采樣，進(jìn)行數(shù)字濾波。這樣既可以更加有效的對信號進(jìn)行濾波，使有效信號更為純凈，便于后級數(shù)據(jù)處理，又降低了對ADC及單片機的要求，使得利用SPCE061A可以較輕松的實現(xiàn)
　　在本題中，測量輸出有效信號同樣為5Hz，但伴有大量的高頻及較嚴(yán)重的50Hz工頻干擾，為了保持通帶內(nèi)有效信號的平坦性及純凈，我們選用方案三，模擬用二階巴特沃斯低通濾波器，數(shù)字濾波采用有限沖擊響應(yīng)法設(shè)置了低通濾波器及50Hz陷波器。
（二）信號采集模塊
　　方案一：用AD736 RMS真有效值轉(zhuǎn)換芯片，AD736的響應(yīng)頻率在0~10KHZ，采用該器件只需將被測的信號加到它的輸入端上，就可以得到它的有效值，無需軟件處理，測試非常的方便。但是我們在調(diào)試中現(xiàn)在AD736 在響應(yīng)低頻的時候不是很穩(wěn)定，這樣對整個系統(tǒng)會帶來不穩(wěn)定。因此我們沒有選用這個方案。
　　方案二：采用A/D轉(zhuǎn)換，將模擬信號數(shù)字化，然后進(jìn)行數(shù)據(jù)處理。 凌陽16位單片機內(nèi)置有8路10位的A/D，運用起來非常的方便。無需外圍的電路，轉(zhuǎn)換精度也比較高，因此我們采用了方案二。
（三）用戶接口模塊
1、 顯示方案:
　　方案一：采用LED或字符型LCD顯示。LED可以用移位寄存器74164或者專用芯片MAX7219驅(qū)動，字符型LCD也可以才用74LS164通過同步串口驅(qū)動。優(yōu)點是控制比較簡單，而且串行顯示只占用很少的I/O口。但也有一個很大的缺點，只能顯示一些簡單的ASCII碼字符，顯示的信息量十分的有限，對于本系統(tǒng)較復(fù)雜的功能不太適合。
　　方案二：采用點陣型LCD顯示。點陣型LCD雖然占用的I/O口資源較多，控制也較復(fù)雜，但其功能卻是強大的，顯示信息量大，可以保證良好的用戶模式。且我們在系統(tǒng)中用FPGA設(shè)計的總線方式，擴展了I/O資源，就無須考慮I/O資源的限制了。
經(jīng)過綜合考慮我們選擇方案二，不需要很復(fù)雜的電路就可以實現(xiàn)并擴展非常強大的顯示功能。
2、 鍵盤輸入方案:
　　方案一：采用7289芯片與鍵盤相結(jié)合，鍵盤的整個控制只需4條控制線。程序的編寫也比較簡單且容易同LED顯示接口。
　　方案二：不使用任何專用芯片，用一塊74LS138譯碼輸出8路掃描信號，3路掃描返回信號線接I/O口輸入（我們設(shè)計的是3*8的鍵盤）。這種設(shè)計方案電路設(shè)計非常的簡單，但是軟件的編寫要考慮軟件去抖等，會比較復(fù)雜而且占用大量的CPU資源。
　　方案三：在FPGA內(nèi)部構(gòu)造一鍵盤掃描控制器，專門用以處理按鍵信息，并進(jìn)行初步的處理（如鍵盤去抖），通過中斷把鍵值發(fā)送給單片機。由于我們在FPGA內(nèi)部已經(jīng)建立了系統(tǒng)總線，擴展鍵盤非常簡單。而且采用此方法外部硬件電路的設(shè)計也非常簡單。
比較三者的優(yōu)缺點我們選擇了方案三，這樣充分利用CPLD的功能硬件與軟件設(shè)計都比較簡單。

二、整機工作原理與功能實現(xiàn)

圖2-1-1 系統(tǒng)整體結(jié)構(gòu)示意圖

　　系統(tǒng)電路原理圖如圖5-3-1所示。通過繼電器的切換實現(xiàn)四個基本參數(shù)和大量程的轉(zhuǎn)換。測量開環(huán)放大倍數(shù)和共模抑制比的基準(zhǔn)信號采用DDS合成技術(shù)產(chǎn)生（DDS合成控制器通過硬件編程在FPGA內(nèi)部生成）。信號的幅值通過精密整流后的響應(yīng)信號高速采樣，再經(jīng)過數(shù)字信號處理的方法獲得。采樣信號的幅值測量采用等精度測量方法，通過程控放大器將采樣信號的幅度控制在1-3.3V之間，這樣可以使小信號測量時有效位數(shù)增多，又克服了測量大信號量程不足的限制。
　　-3dB帶寬的測量，通過FPGA與外部鎖相環(huán)對30MHz信號進(jìn)行分頻與倍頻，產(chǎn)生高精確度的掃頻信號，然后通過隔直電容加到被測放大器的同相輸入端（放大器通過繼電器切換接成單位增益組態(tài)），放大器的輸出信號通過隔直電容加到有效值轉(zhuǎn)換芯片的輸入端。掃頻信號從40kHz開始逐漸增大，同時通過AD檢測有效值轉(zhuǎn)換芯片的輸出電壓，當(dāng)輸出電壓下降到原來的0.707倍時記下此時的頻率值既是-3dB帶寬截止頻率。
　　上升時間的測量，單片機向某一特定地址中寫入任意值,啟動上升時間測量功能。接著FPGA輸出一階躍信號給被測放大器(被測放大器也接成單位增益組態(tài)),同時啟動高速計數(shù)，放大器的輸出信號送給一比較電平設(shè)為0.9Vdd的高速比較器,當(dāng)放大器輸出端的信號增大到0.9Vdd時比較器輸出高電平,FPGA內(nèi)部計數(shù)器停止計數(shù)。如圖2-1-2根據(jù)此計數(shù)值和計數(shù)時鐘的頻率便可以得到上升時間。

圖2-2-1無操作系統(tǒng)與有操作系統(tǒng)的區(qū)別

　　設(shè)計到很多的硬件、軟件及其混合的設(shè)計。采用操作系統(tǒng)的架構(gòu)來組織，將非常有利于我們小組各個成員之間的協(xié)作開發(fā)。有的人專注于服務(wù)進(jìn)程以及用戶界面和數(shù)據(jù)處理，有人專注于FPGA系統(tǒng)總線和外圍器件以及底層驅(qū)動程序的設(shè)計。
　　Mini OS是一款擁有可裁剪、多任務(wù)的占先式內(nèi)核的操作系統(tǒng)。它的任務(wù)調(diào)用及中斷時間是可知道的，因此，采用Mini OS操作系統(tǒng)將大幅改善軟件設(shè)計的環(huán)境，提高軟件設(shè)計的規(guī)范。且該系統(tǒng)的底層模塊完全采用匯編語言編寫，然后采用操作系統(tǒng)調(diào)度的方法，很大程度上提高了系統(tǒng)的實時性和執(zhí)行效率。如圖2-2-2

圖2-2-2 Mini OS 各進(jìn)程示意圖

（三）其他系統(tǒng)擴展
1、語音播報方案
　　為了豐富人機的接口我們增加了語音的播報利用 凌陽SPCE061位單片機的語音處理功能。只須調(diào)用庫函數(shù)即可以實現(xiàn)音頻編程或自己錄制語音資源就可以實現(xiàn)語音播放以及語音報警功能。
2、打印功能
　　為了能夠?qū)y量數(shù)據(jù)打印出來，我們采用了TL58打印機，該打印機小型、輕便、我們使用并口打印，控制也非常的方便。它帶國家一、二級字庫，可以滿足一般打印的需求。
3、串口通信功能
　為了適應(yīng)網(wǎng)絡(luò)化的趨勢，為了能夠進(jìn)行大批量的數(shù)據(jù)統(tǒng)計與分析我們設(shè)計了此與上位機進(jìn)行通訊的串行數(shù)據(jù)接口。我們可以通過此串行接口，將一批運放的測量參數(shù)上傳到上位機，然后進(jìn)行統(tǒng)計分析，對這一批運放的性能參數(shù)給出有效的估計。這在實際的科研、生產(chǎn)中比只測量一兩個放大器的參數(shù)具有更大的意義。我們還可以通過上位機控制下位機測量相應(yīng)的參數(shù)，并在顯示屏上顯示下位機無法顯示的參數(shù)（如波特圖、對正弦信號相應(yīng)的頻譜）具有虛擬儀器的功能。

三、各子模塊的設(shè)計
（一）輸入電壓4～40mV、輸入電流0～4mA量程轉(zhuǎn)換：
　量程轉(zhuǎn)換通過繼電器和程控放大器相結(jié)合實現(xiàn)。繼電器切換大量程；程控放大器切換小量程，最終將信號的幅度控制在1-3.3V之間，這樣既可以使小信號測量時有效位數(shù)增多，又克服了測量大信號量程不足的限制；保證了測量的精度和范圍，實現(xiàn)等精度測量。

圖3-3-1 DDS外圍電路

（四）單位增益帶寬測試：
　　在該功能中需要40KHZ--4MHZ的掃頻信號，我們通過FPGA和外部鎖相環(huán)對30MHz的系統(tǒng)時鐘進(jìn)行程控分頻和倍頻生成，從而使產(chǎn)生的頻率可以進(jìn)行數(shù)字控制，而且極其穩(wěn)定。為了測試放大器的截止頻率，我們需要檢測單位增益組態(tài)的放大器對掃頻信號的響應(yīng)情況。對于如此高頻的信號我們不能采用A/D采樣方法處理了，而是采用RMS真有效值轉(zhuǎn)換的芯片，進(jìn)過實驗的測試我們最終選用AD637芯片。它的標(biāo)定響應(yīng)頻率為6MHZ。我們對其進(jìn)行了檢測，該芯片完全符合我們的需求。

圖3-1-1 程控放大器原理圖（自動量程轉(zhuǎn)換）

（二）靜態(tài)參數(shù)與動態(tài)參數(shù)的測量：
　　靜態(tài)參數(shù)與動態(tài)參數(shù)的測量具有完全不同的特點，靜態(tài)參數(shù)測量電路要考慮靜態(tài)誤差，系統(tǒng)穩(wěn)定度等。動態(tài)參數(shù)測量電路要考慮電磁干擾以及高頻信號的衰減補償?shù)取蓚€電路有著完全不同的設(shè)計方法和技術(shù)指標(biāo)要求。我們在設(shè)計中采用兩個電路分開設(shè)計的方法，在最后通過一個繼電器實現(xiàn)兩個電路的切換。

（三）5Hz 4V有效值正弦波的實現(xiàn)：
　　5HZ 4V信號在電路中要多次用到，對該信號的穩(wěn)定度有較高的要求，該信號的好壞直接關(guān)系到測量的精度。我們采用先進(jìn)的DDS直接數(shù)字頻率合成技術(shù)，產(chǎn)生高幅值穩(wěn)定度和頻率穩(wěn)定度的信號。外圍電路如圖3-3-1所示：

圖3-4-1鎖相環(huán)外圍及接口電路

圖3-4-2 BWG測量電路

（五）自動測量功能的實現(xiàn)：
　　我們采用了兩大組繼電器來控制電路狀態(tài)，實現(xiàn)參數(shù)的自動測量。第一組為主測量電路部分，采用6個繼電器實現(xiàn)四個基本參數(shù)的測量。由于測量BWG和Tr需要采用完全不同的電路，我們又加入兩個繼電器，很方便的實現(xiàn)兩個電路的切換。示意圖如圖3-5-1：

（六）顯示模塊：
　液晶顯示采用金鵬的OCM4X8C型液晶顯示模塊，該模塊是128×64點陣的漢字圖形型液晶顯示模塊，可顯示漢字及圖形，內(nèi)置國標(biāo)GB2312碼簡體中文字庫（16X16點陣）、128個字符（8X16點陣）及64X256點陣顯示RAM（GDRAM）。可與CPU直接接口，提供兩種界面來連接微處理機：8-位并行及串行兩種連接方式。具有多種功能：光標(biāo)顯示、畫面移位、睡眠模式等。
（七）鍵盤模塊:
　　原理如圖3-7-1所示。鍵盤通過FPGA進(jìn)行管理，當(dāng)有鍵按下時，觸發(fā)中斷；去抖后將數(shù)據(jù)發(fā)送給單片機,單片機主服務(wù)進(jìn)程接受按鍵值，然后根據(jù)按鍵值調(diào)度相應(yīng)的進(jìn)程。

圖3-7-1 鍵盤電路原理圖

圖3-7-2 鍵盤服務(wù)進(jìn)程調(diào)度示意圖

（八）、UART-PC機通訊:
　　串口是計算機與外部設(shè)備進(jìn)行數(shù)據(jù)交換的重要介質(zhì)，所以串行通信在實際工程實現(xiàn)中有著廣泛的應(yīng)用。而Microsoft公司的VC++6.0功能強大，其基礎(chǔ)類庫（MFC）封裝了WIN32 API中的標(biāo)準(zhǔn)通信函數(shù)，可方便的支持串口通信。在放大器參數(shù)測試儀的設(shè)計中，能夠很方便地將放大器的各個參數(shù)數(shù)據(jù)顯示并存儲。
　　我們運用了串口進(jìn)行了下位機（單片機）與上位機（PC機）的通信。如圖3-8-1上位機接收數(shù)據(jù)，顯示數(shù)據(jù)界面。

圖3-8-1上位機界面

　　二者通過RS-232串行口接收或上傳數(shù)據(jù)和指令。傳輸介質(zhì)為二芯屏蔽電纜，接線圖如下圖3-8-2所示：

圖3-8-2 RS-232串行口接線圖

　　RS-232信號的電平和單片機串口的電平不一致，必須進(jìn)行二者之間的電平轉(zhuǎn)換。在此使用的集成電平轉(zhuǎn)換芯片MAX232為RS-232C/TTL電平轉(zhuǎn)換芯片。它只使用單+5V為其工作，配接4個1UF電解電容即可完成RS-232電平與TTL電平之間的轉(zhuǎn)換。其原理圖如下圖所示，轉(zhuǎn)換完畢的串口信號TXD、RXD直接和單片機SPCE061A相連接。

圖3-8-3 MAX232外圍原理圖

圖4-1-1 主測量電路原理圖

（一）開環(huán)放大倍數(shù)的測量
　　如圖4-1-2繼電器狀態(tài)：K1,K2接地，K3,K4接通，K5接地，K6接信號輸入端。整個電路構(gòu)成一個大的環(huán)路負(fù)反饋，信號從R7端輸入，根據(jù)虛短虛斷的概念，因為R7上端與放大器的同相端相聯(lián)，為地電位；所以節(jié)點OUT1的電位為：

( )
又： ( 為放大器U2的輸出電壓)
得：
所以：

圖4-1-2 開環(huán)放大倍數(shù)測量原理圖

（二）輸入失調(diào)電壓的測量
　　繼電器狀態(tài)：K1,K2接地，K3,K4接通，K5，K6接地。如圖 4-2-1
　　K6接地，放大器U1的輸出與放大器U2的同相端通過一電阻分壓網(wǎng)絡(luò)相連，而放大器U2的反相端接地。所以：

根據(jù)輸入失調(diào)電壓的定義：
( )

圖4-2-1 輸入失調(diào)電壓測試原理圖

(三)輸入失調(diào)電流的測量
　　繼電器狀態(tài)：K1,K2接地，K3,K4斷開，K5，K6接地。如圖4-3-1
與上面相同有 ，所以有：

圖4-3-1 輸入失調(diào)電流測試原理圖

(四)共模抑制比的測量
　　繼電器狀態(tài)：K1、K2接信號端，K3、K4閉合。K5,K6接地。如圖4-4-1 運放應(yīng)對共模信號有很強的抑制能力。表征這種能力的參數(shù)叫共模抑制比，用kCMR表示。它定義為差模電壓增益AvD和共模電壓增益Avc之比，即kCMR=∣AvD/Avc∣。
　　測試原理如圖35.5所示。由于RF>>RI，該閉環(huán)電路對差模信號的增益AvD= RF/RI。共模信號的增益AvC= （VO/VS)。因此，只要從電路上測出VO和VS，即可求出共模抑制比
KCMR=∣AvD/Avc∣= （RF/RI）o（VS/VO）
　　KCMR的大小往往與頻率有關(guān)，同時也與輸入信號大小和波形有關(guān)。測量的頻率不宜太高，信號不宜太大。

圖4-4-1 共模抑制比測量原理圖

(五) -3dB帶寬F0
　　繼電器狀態(tài)：K7斷開，K4閉合，K2接信號端；被測放大器構(gòu)成單位增益狀態(tài)。K9接OUT1將單位增益狀態(tài)的放大器信號輸出。
-3dB帶寬的測量，通過FPGA與外部鎖相環(huán)對30MHz信號進(jìn)行程控分頻與倍頻，產(chǎn)生高精確度的掃頻信號，然后通過隔直電容加到被測放大器的同相輸入端（放大器通過繼電器切換接成單位增益組態(tài)），放大器的輸出信號通過隔直電容加到有效值轉(zhuǎn)換芯片的輸入端。掃頻信號從40kHz開始逐漸增大，同時通過AD檢測有效值轉(zhuǎn)換芯片的輸出電壓，當(dāng)輸出電壓下降到原來的0.707倍時記下此時的頻率值既是-3dB帶寬截止頻率。
(六)轉(zhuǎn)換速率(SR)和上升時間的測量
　　脈沖響應(yīng)時間包括上升時間，下降時間、延遲時間、和脈動時間等。測試電路仍然采用以上電路，繼電器狀態(tài)K7斷開，K4閉合，K2接信號端；被測放大器構(gòu)成單位增益狀態(tài)。K9接OUT1將單位增益狀態(tài)的放大器信號輸出。讀取響應(yīng)時間方法如下圖所示。其中tr為上升時間，tf為下降時間，td(r)為上升延遲時間，td(f)為下降延遲時間。在單片機的控制下，F(xiàn)PGA發(fā)出一階躍信號，同時觸發(fā)高速計數(shù)，通過一高速比較器檢測放大器的輸出狀態(tài)，當(dāng)上升到0.9Vdd時鎖存計數(shù)值，同時觸發(fā)中斷，將計數(shù)值送給單片機。單片機根據(jù)此計數(shù)值和計數(shù)頻率便可以計算出上升時間。

圖4-6-1 Tr示意圖

五、電路圖及有關(guān)設(shè)計文件
（一）電源電路：
為了保證足夠的電源供應(yīng)，我們制作了一個有±5V、±12V、±15V、0~30V可調(diào)的電壓源。 圖5-1-1、圖5-1-2是原理圖

　　　

圖5-1-1 電源電路

　　　

圖5-1-2 電源電路

（二）單片機、FPGA系統(tǒng)板電路：

圖5-2-1 單片機、FPGA系統(tǒng)圖

　　SPCE061A單片機與FPGA為基本系統(tǒng)。數(shù)控部分采用SPCE061A同F(xiàn)PGA相結(jié)合，61單片機內(nèi)置有32K Flash 存儲和2K的RAM、8通道的10位A/D、10位D/A。我們用VHDL為FPGA編寫了一個的總線控制器擴展SPCE061A的I/O端口。

（三）測量電路

圖5-3-1 測量電路原理圖

（四）精密整流電路
　　Vo1=0 (Vi )
　　Vo1=-Vi (Vi>＝ 0) (1)
　　運放二構(gòu)成反相加法器，其輸入為Vi和Vo1,所以有
　　Vo=-Vi-2Vo1 （2）
　　將其帶入式(1)中有：
　　Vo1=-Vi (Vi )
　　Vo1=+Vi (Vi >＝0)

圖5-4-1 精密整流電路原理圖

（五）低通濾波電路
我們在這里設(shè)計了個 =30Hz 的有源低通濾波電路。并通過繼電器控制它的通斷，我們把 設(shè)計在30HZ主要是保護(hù)5HZ的信號不被衰減，也可以讓50HZ及以上的干擾信號進(jìn)行衰減。圖2-2-6這些電路我們都是用Muilisim2001 軟件進(jìn)行嚴(yán)格的仿真及論證。在1~5ZH信號是960mV ,50Hz的信號是187mV（輸入的交流信號在1V）

圖5-5-1 低通濾波原理圖

圖5-5-2 5HZ低通濾波電路仿真圖

　　測量環(huán)境 ： 24℃
　　日 期 ： 2005年9月10日
　　測試儀器 ： 電源：WD990
　　　　　　　　示波器 TDS2012
　　　　　　　　信號發(fā)生器 GFG-8255A
　　　　　　　　數(shù)字萬用表 FLUKE175
　　　　　　　　失真度測量儀 ZQ4126
　　　　　　　　交流毫伏表 HG2170
　　　　　 PC P41.7G 128M內(nèi)存
　　　　　　　　仿真器：SPCE061A PROBE；EL EDA

　　測試數(shù)據(jù):

表 6-1測試數(shù)據(jù)