IC制造技術關注特殊工藝 需強化產業鏈合作
如今，IC（集成電路）制造技術進步的代價越來越大，產業鏈各方必須通力協作以降低技術創新的成本。本土企業在技術創新的道路上，必須針對自身的實際情況，選擇適合自己的發展策略。
近年來，全球0.16微米以下工藝產能迅速增長。中國半導體行業協會的統計數字顯示，從2003年第一季度到2007年第三季度，0.16微米以下工藝產能由24.8萬片/周增至123.7萬片/周。為縮短與國際先進企業在技術上的差距，持續投資以增強創新能力是本土集成電路制造企業的必然選擇。
制造工藝向高端發展
集成電路的技術水平通常用微細加工精度和芯片集成度來衡量，前者是就工藝水平而言，后者是指單一芯片中所含有的晶體管數量。目前，世界集成電路大生產水平最高已經達到45納米，而主流大生產線的技術水平為90納米，存儲器與CPU（中央處理器）的主流制造技術已經分別達到70納米和65納米水平。
新的集成電路制造技術包括浸液式光刻、銅互連及低k（介電常數）介質材料等，盡管存在大量的挑戰，但新技術基本上能與工業發展同步前進。業界已經確信193納米浸液式光刻在65納米及45納米技術中已取得全面成功。浸液式光刻已經順利地渡過45納米工藝技術，而對于下一步32納米技術，是繼續發展大數值孔徑的浸液式光刻技術，還是采用EUV（極紫外）技術目前尚難下定論。
2006年1月，英特爾展示一顆實驗性45納米工藝靜態SRAM（靜態隨機存儲器）芯片，該芯片上面是緩存、中間是輸入輸出等功能電路、下面是測試器，晶體管總數超過10億。2007年11月，英特爾又發布了采用45納米工藝、基于高k金屬柵技術的高端處理器芯片，這標志著45納米產品正式投入商用。美國應用材料公司高級顧問莫大康告訴《中國電子報》記者：“在晶體管工藝制造中采用二氧化硅作為柵極絕緣材料，實質上已逼近物理極限。英特爾選擇在45納米節點采用高k介質及金屬柵材料，使用一種全新的CMOS（互補型金屬-氧化物-半導體）工藝制程結構，可能由此直接打開通向32納米及22納米的道路。”
技術創新需多方合作
如今，半導體產業垂直分工日益細化，晶圓代工廠與IC設計公司彼此間的領域劃分也相當分明。工藝制程技術的檔次越高，集成電路產品設計與制造、封測各環節之間的關聯性、協同性要求也就越高。先進工藝需要設計公司、晶圓廠共同定義工藝要求，并將產品參數優化放到首位。據莫大康先生透露，在45納米節點，單個產品的設計成本高達2000萬美元至5000萬美元，一套掩模的費用將達900萬美元。所有這些使得設計的研發風險逐漸提高，促使Fabless（無工廠）模式不斷進步和發展，最大變化在于Fabless與代工廠在工藝上的合作更加緊密。
為了在IC設計與制造之間架起一座橋梁，提高集成電路的生產效率和良率，降低生產成本，縮短產品上市時間，DFM(可制造性設計)應運而生。中芯國際集成電路制造(上海)有限公司可量產設計及制程模擬處張立夫處長表示，當器件特征尺寸小于100納米時，要開發出成熟的新工藝并使產品生產達到穩定的良率，需耗時數年、耗資數十億美元，因此DFM就顯得尤為必要。DFM對晶圓代工廠提出了更高的要求，張立夫指出：“晶圓代工廠不僅要在DFM流程的前期就向IC設計公司提出可制造的解決方案，還應該與設計公司合作，參與DFM流程的制定。”
EDA（電子設計自動化）工具供應商也與代工廠形成更緊密的關系。EDA工具供應商必須與代工廠一起工作才能開發出更好的具有可制造性IC設計工具。與此同時，他們也必須與芯片設計公司一起工作以開發出能縮短設計周期和改進性能的工具。
客戶也必須在前期付出相當大的努力來確保他們選擇的代工廠擁有EDA工具合作伙伴、單元庫和能滿足項目需要的其他合作伙伴。客戶與代工廠之間的對話開始得越早，設計成功的機會就越大。
國內企業強調自身特色
國內IC制造企業由于實力相對較弱，因此在技術創新過程中選準突破口就顯得尤為重要，市場前景、研發成本等因素都值得慎重考慮。
與標準CMOS工藝相比，特殊工藝所受到的降低特征尺寸的壓力較小，研發與生產成本也相對較低，因此頗受本土集成電路制造企業的關注。華虹NEC市場部總經理姚澤強告訴本報記者，面對不同的市場需求，華虹NEC將更加關注嵌入式技術、BCD（雙極-CMOS-DMOS）技術、射頻技術、高壓技術以及邏輯技術等領域。華虹NEC針對市場對微處理器、通信類、消費類和智能卡等IC產品的需求，開發了性價比較高的0.25微米CMOS工藝技術平臺，集成了領先的閃存技術，為SoC（系統級芯片）產品提供了大容量的程序存儲空間。此外，華虹NEC開發了針對SoC產品的IP（集成電路知識產權）資料庫，創新性地為客戶提供特定IC產品的IP整體解決方案，解決了IC產品設計階段眾多IP的集成困難，縮短了產品的開發周期，提高了產品的開發成功率。
和艦科技以現有的工藝平臺為基礎，通過集成創新開發出更先進的生產工藝，在其 0.18微米CMOS工藝平臺的基礎上開發了0.162微米工藝，具有低成本、工藝成熟的優點，并填補了中國IC制造廠在該領域的空白。
功率半導體器件也是國內企業關注的重點。一方面，隨著消費電子產品、移動通信產品等功能的日益多樣化，電源管理已經成為越來越重要的設計挑戰；另一方面，隨著功率器件技術向大功率、高電流密度、高耐壓方向發展，在電動自行車，電動工具，汽車電子等方面越來越多地引入功率半導體器件。以華虹NEC的大功率MOSFET（金屬-氧化物-半導體場效應晶體管）模塊工藝為例，該技術克服了以短溝效應為首的等比例縮小所帶來一系列問題，同時，成功將肖特基二極管屏蔽柵電容結構的MOSFET防靜電保護二極管瞬態電壓鉗制單元集成到現有電源管理模塊中，大大豐富了工藝子平臺的多樣性和模塊整體的功能。
近年來，全球0.16微米以下工藝產能迅速增長。中國半導體行業協會的統計數字顯示，從2003年第一季度到2007年第三季度，0.16微米以下工藝產能由24.8萬片/周增至123.7萬片/周。為縮短與國際先進企業在技術上的差距，持續投資以增強創新能力是本土集成電路制造企業的必然選擇。
制造工藝向高端發展
集成電路的技術水平通常用微細加工精度和芯片集成度來衡量，前者是就工藝水平而言，后者是指單一芯片中所含有的晶體管數量。目前，世界集成電路大生產水平最高已經達到45納米，而主流大生產線的技術水平為90納米，存儲器與CPU（中央處理器）的主流制造技術已經分別達到70納米和65納米水平。
新的集成電路制造技術包括浸液式光刻、銅互連及低k（介電常數）介質材料等，盡管存在大量的挑戰，但新技術基本上能與工業發展同步前進。業界已經確信193納米浸液式光刻在65納米及45納米技術中已取得全面成功。浸液式光刻已經順利地渡過45納米工藝技術，而對于下一步32納米技術，是繼續發展大數值孔徑的浸液式光刻技術，還是采用EUV（極紫外）技術目前尚難下定論。
2006年1月，英特爾展示一顆實驗性45納米工藝靜態SRAM（靜態隨機存儲器）芯片，該芯片上面是緩存、中間是輸入輸出等功能電路、下面是測試器，晶體管總數超過10億。2007年11月，英特爾又發布了采用45納米工藝、基于高k金屬柵技術的高端處理器芯片，這標志著45納米產品正式投入商用。美國應用材料公司高級顧問莫大康告訴《中國電子報》記者：“在晶體管工藝制造中采用二氧化硅作為柵極絕緣材料，實質上已逼近物理極限。英特爾選擇在45納米節點采用高k介質及金屬柵材料，使用一種全新的CMOS（互補型金屬-氧化物-半導體）工藝制程結構，可能由此直接打開通向32納米及22納米的道路。”
技術創新需多方合作
如今，半導體產業垂直分工日益細化，晶圓代工廠與IC設計公司彼此間的領域劃分也相當分明。工藝制程技術的檔次越高，集成電路產品設計與制造、封測各環節之間的關聯性、協同性要求也就越高。先進工藝需要設計公司、晶圓廠共同定義工藝要求，并將產品參數優化放到首位。據莫大康先生透露，在45納米節點，單個產品的設計成本高達2000萬美元至5000萬美元，一套掩模的費用將達900萬美元。所有這些使得設計的研發風險逐漸提高，促使Fabless（無工廠）模式不斷進步和發展，最大變化在于Fabless與代工廠在工藝上的合作更加緊密。
為了在IC設計與制造之間架起一座橋梁，提高集成電路的生產效率和良率，降低生產成本，縮短產品上市時間，DFM(可制造性設計)應運而生。中芯國際集成電路制造(上海)有限公司可量產設計及制程模擬處張立夫處長表示，當器件特征尺寸小于100納米時，要開發出成熟的新工藝并使產品生產達到穩定的良率，需耗時數年、耗資數十億美元，因此DFM就顯得尤為必要。DFM對晶圓代工廠提出了更高的要求，張立夫指出：“晶圓代工廠不僅要在DFM流程的前期就向IC設計公司提出可制造的解決方案，還應該與設計公司合作，參與DFM流程的制定。”
EDA（電子設計自動化）工具供應商也與代工廠形成更緊密的關系。EDA工具供應商必須與代工廠一起工作才能開發出更好的具有可制造性IC設計工具。與此同時，他們也必須與芯片設計公司一起工作以開發出能縮短設計周期和改進性能的工具。
客戶也必須在前期付出相當大的努力來確保他們選擇的代工廠擁有EDA工具合作伙伴、單元庫和能滿足項目需要的其他合作伙伴。客戶與代工廠之間的對話開始得越早，設計成功的機會就越大。
國內企業強調自身特色
國內IC制造企業由于實力相對較弱，因此在技術創新過程中選準突破口就顯得尤為重要，市場前景、研發成本等因素都值得慎重考慮。
與標準CMOS工藝相比，特殊工藝所受到的降低特征尺寸的壓力較小，研發與生產成本也相對較低，因此頗受本土集成電路制造企業的關注。華虹NEC市場部總經理姚澤強告訴本報記者，面對不同的市場需求，華虹NEC將更加關注嵌入式技術、BCD（雙極-CMOS-DMOS）技術、射頻技術、高壓技術以及邏輯技術等領域。華虹NEC針對市場對微處理器、通信類、消費類和智能卡等IC產品的需求，開發了性價比較高的0.25微米CMOS工藝技術平臺，集成了領先的閃存技術，為SoC（系統級芯片）產品提供了大容量的程序存儲空間。此外，華虹NEC開發了針對SoC產品的IP（集成電路知識產權）資料庫，創新性地為客戶提供特定IC產品的IP整體解決方案，解決了IC產品設計階段眾多IP的集成困難，縮短了產品的開發周期，提高了產品的開發成功率。
和艦科技以現有的工藝平臺為基礎，通過集成創新開發出更先進的生產工藝，在其 0.18微米CMOS工藝平臺的基礎上開發了0.162微米工藝，具有低成本、工藝成熟的優點，并填補了中國IC制造廠在該領域的空白。
功率半導體器件也是國內企業關注的重點。一方面，隨著消費電子產品、移動通信產品等功能的日益多樣化，電源管理已經成為越來越重要的設計挑戰；另一方面，隨著功率器件技術向大功率、高電流密度、高耐壓方向發展，在電動自行車，電動工具，汽車電子等方面越來越多地引入功率半導體器件。以華虹NEC的大功率MOSFET（金屬-氧化物-半導體場效應晶體管）模塊工藝為例，該技術克服了以短溝效應為首的等比例縮小所帶來一系列問題，同時，成功將肖特基二極管屏蔽柵電容結構的MOSFET防靜電保護二極管瞬態電壓鉗制單元集成到現有電源管理模塊中，大大豐富了工藝子平臺的多樣性和模塊整體的功能。
文章版權歸西部工控xbgk所有，未經許可不得轉載。
服務咨詢