中國北京 – 2011 年 6 月 3日 – MathWorks 日前宣布適用于 Xilinx FPGA 開發板且新添了 FPGA 在環 (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統級測試臺架的同時，以硬件速度驗證其設計。

EDA Simulator Link 支持 HDL 驗證選項全集使用在 MATLAB 和 Simulink 中創建的算法，而 FIL 的引入則進一步補充了這一全集。基于 FPGA 的驗證不僅提供了比 HDL 仿真器高得多的運行時性能，而且增強了算法的實際應用效果。

主要的產品功能包括以下能力：

· 使用適用于 Spartan 和 Virtex 類設備的 FPGA 開發板（包括 Virtex-6 ML605 開發板），驗證 MATLAB 代碼和 Simulink 模型的 HDL 實現。
· 使用 Mentor Graphics ModelSim、Mentor Graphics Questa 和 Cadence Design Systems Incisive Enterprise Simulator 的協同仿真，驗證 MATLAB 代碼和 Simulink 模型的 HDL 實現。
· 生成適用于 SystemC 虛擬原型環境的 TLM 2.0 組件。
圖注：
EDA Simulator Link 為 Xilinx Virtex6 和 Spartan6 FPGA 開發板提供了 FIL 仿真支持。


關于 MathWorks

MathWorks 公司是數學計算軟件領域世界領先的開發商。它所推出的 MATLAB 是一種用于算法開發、數據分析、可視化和數值計算的程序設計環境，稱為“科學計算的語言。Simulink 是一種圖形環境，可用于對多領域動態系統和嵌入式系統進行仿真和模型化設計。全球的工程師和科學家們都依賴于 MathWorks 公司所提供的這些產品家族，來加快在汽車、航空、電子、金融服務、生物醫藥以及其他行業的發明、創新及開發的步伐。MathWorks 產品也是全球眾多大學和學術機構的基本教研工具。MathWorks 創建于 1984 年，總部位于美國馬薩諸塞州內蒂克市 (Natick, Massachusetts)，員工有 2200 多人，分布在 15 個國家/地區。

有關其他信息，請訪問www.mathworks.com。