飛思卡爾使用CADENCE模擬混合信號(hào)錦囊加速流程開(kāi)發(fā)
全球電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)者Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)2月2日宣布飛思卡爾半導(dǎo)體公司已經(jīng)采用Cadence® Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無(wú)線、網(wǎng)絡(luò)、汽車(chē)、消費(fèi)和工業(yè)市場(chǎng)的嵌入式半導(dǎo)體設(shè)計(jì)及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應(yīng)用高級(jí)AMS技術(shù)、流程和方法學(xué)的主要功能。通過(guò)使用Cadence錦囊作為其基礎(chǔ)方法學(xué)，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤?nèi)部開(kāi)發(fā)世界級(jí)設(shè)計(jì)流程的實(shí)力。
“Cadence AMS Methodology Kit讓我們有機(jī)會(huì)將經(jīng)過(guò)驗(yàn)證和測(cè)試的混合信號(hào)設(shè)計(jì)實(shí)例應(yīng)用到某些最復(fù)雜的問(wèn)題中，這是我們?cè)趯⒛M和數(shù)字電路集成到IC中時(shí)經(jīng)常遇到的。”飛思卡爾半導(dǎo)體的方法學(xué)及流程開(kāi)發(fā)主管Ross Hirschi說(shuō)，“我們預(yù)計(jì)Cadence錦囊中經(jīng)檢驗(yàn)的方法學(xué)將會(huì)幫助我們?cè)诒纫酝叩纳a(chǎn)力水平上證明和實(shí)施尖端混合信號(hào)方法學(xué)。
“Cadence非常高興能夠與飛思卡爾合作，為他們提供AMS Methodology Kit，以加速他們的流程開(kāi)發(fā)。”Cadence營(yíng)銷(xiāo)高級(jí)副總裁Ajay Malhotra說(shuō)，“Cadence將繼續(xù)大規(guī)模投資支持我們的錦囊策略，努力支持我們的客戶(hù)，讓他們追求更高效率的解決方案，迎接當(dāng)今的設(shè)計(jì)挑戰(zhàn)。”
Cadence錦囊能夠讓IC設(shè)計(jì)師加速特定技術(shù)的產(chǎn)品開(kāi)發(fā)。Cadence錦囊面向多種EDA技術(shù)領(lǐng)域的設(shè)計(jì)挑戰(zhàn)，例如模擬與混合信號(hào)(AMS)、硅封裝(SiP)、覆蓋率為導(dǎo)向的功能驗(yàn)證以及射頻集成電路(RFIC)等應(yīng)用。它包含久經(jīng)考驗(yàn)的方法學(xué)和流程和特定技術(shù)領(lǐng)域的典型設(shè)計(jì)演示，并搭配應(yīng)用性咨詢(xún)服務(wù)(Applicability Consulting)，。通過(guò)使用Cadence錦囊，客戶(hù)可以將更多的設(shè)計(jì)資源放在設(shè)計(jì)的差異化上，而不用開(kāi)發(fā)設(shè)計(jì)基礎(chǔ)架構(gòu)。
“Cadence AMS Methodology Kit讓我們有機(jī)會(huì)將經(jīng)過(guò)驗(yàn)證和測(cè)試的混合信號(hào)設(shè)計(jì)實(shí)例應(yīng)用到某些最復(fù)雜的問(wèn)題中，這是我們?cè)趯⒛M和數(shù)字電路集成到IC中時(shí)經(jīng)常遇到的。”飛思卡爾半導(dǎo)體的方法學(xué)及流程開(kāi)發(fā)主管Ross Hirschi說(shuō)，“我們預(yù)計(jì)Cadence錦囊中經(jīng)檢驗(yàn)的方法學(xué)將會(huì)幫助我們?cè)诒纫酝叩纳a(chǎn)力水平上證明和實(shí)施尖端混合信號(hào)方法學(xué)。
“Cadence非常高興能夠與飛思卡爾合作，為他們提供AMS Methodology Kit，以加速他們的流程開(kāi)發(fā)。”Cadence營(yíng)銷(xiāo)高級(jí)副總裁Ajay Malhotra說(shuō)，“Cadence將繼續(xù)大規(guī)模投資支持我們的錦囊策略，努力支持我們的客戶(hù)，讓他們追求更高效率的解決方案，迎接當(dāng)今的設(shè)計(jì)挑戰(zhàn)。”
Cadence錦囊能夠讓IC設(shè)計(jì)師加速特定技術(shù)的產(chǎn)品開(kāi)發(fā)。Cadence錦囊面向多種EDA技術(shù)領(lǐng)域的設(shè)計(jì)挑戰(zhàn)，例如模擬與混合信號(hào)(AMS)、硅封裝(SiP)、覆蓋率為導(dǎo)向的功能驗(yàn)證以及射頻集成電路(RFIC)等應(yīng)用。它包含久經(jīng)考驗(yàn)的方法學(xué)和流程和特定技術(shù)領(lǐng)域的典型設(shè)計(jì)演示，并搭配應(yīng)用性咨詢(xún)服務(wù)(Applicability Consulting)，。通過(guò)使用Cadence錦囊，客戶(hù)可以將更多的設(shè)計(jì)資源放在設(shè)計(jì)的差異化上，而不用開(kāi)發(fā)設(shè)計(jì)基礎(chǔ)架構(gòu)。
文章版權(quán)歸西部工控xbgk所有，未經(jīng)許可不得轉(zhuǎn)載。
你可能感興趣的文章
服務(wù)咨詢(xún)